Многофункциональный сетевой контроллер netX 50

мультипротоколы2 портадля передачи данных

Обзор
netX 50 — интегрированный сетевой контроллер для промышленной связи, поддерживающий fieldbus и Real‑Time Ethernet. Может работать как companion‑чип для хост‑CPU через встроенную двухпортовую память или как автономное устройство с цифровыми входами/выходами. Включает 32‑битный CPU ARM 966E‑S (200 МГц) с 112 КБ RAM и 64 КБ ROM; внешняя память может быть расширена через 32‑битный контроллер памяти (SDRAM, SRAM, FLASH). Широкий набор периферии и последовательных интерфейсов (UART, USB, SPI, I²C) и интегрированные контроллеры IO‑Link и CCD увеличивают область применения.

Ключевые характеристики

• Гибкий высокопроизводительный сетевой контроллер с интерфейсом хоста или автономным режимом цифровых I/O
• Два канала связи для Real‑Time Ethernet или fieldbus с интегрированными PHY
• Встроенная двухпортовая память, опция шины расширения, поддержка DMA/тройного буфера для высокой пропускной способности

Поддерживаемые протоколы

• VARAN Client
• Sercos Slave
• PROFINET IO‑Device
• PROFIBUS DP Slave
• POWERLINK Controlled Node
• Open Modbus/TCP Server
• Open Modbus/TCP Client
• EtherNet/IP Adapter
• EtherCAT Slave
• DeviceNet Slave
• CC‑Link Slave
• CANopen Slave

Информация для заказа
Наименование | Номер детали | Краткое описание
NETX 50 | 2230.000 | Сетевой контроллер для slave‑устройств fieldbus и Real‑Time Ethernet с контроллером памяти

Технические характеристики

• CPU: ARM 966E‑S, 32‑бит, 200 MHz
• Внутренняя память: 112 KByte RAM, 64 KByte ROM
• Встроенная двухпортовая память для связи с хостом и служебной информации
• 32‑битный контроллер памяти: поддержка внешних SDRAM, SRAM, FLASH
• Центральный коммутатор данных с пятью каналами, соединяющий ARM, коммуникационные, хост‑ и DMA‑контроллеры
• Два настраиваемых коммуникационных канала с двухуровневой структурой контроллера (выделенные ALU + логика на микрокоде)
• Интегрированные Ethernet PHY (сокращают внешнюю схему Ethernet до пассивных компонентов)
• xMAC и xPEC для доступа к шине и управления пакетами/телеграммами
• Блочные передачи с поддержкой DMA и опциональная логика тройного буфера для бесконфликтного обмена данными
• Периферия: UART, USB, SPI, I²C; интегрированные контроллеры IO‑Link и CCD