HDL Coder™ генерирует портативный, синтезируемый код Verilog® и VHDL® из функций MATLAB®, моделей Simulink® и графиков Stateflow®. Сгенерированный HDL-код может быть использован для программирования FPGA или ASIC-прототипирования и проектирования.
HDL Coder представляет собой советник рабочего процесса, который автоматизирует программирование Xilinx®, Microsemi® и Intel® FPGA. Вы можете управлять архитектурой HDL (49:42) и реализацией, выделять критические пути и генерировать оценки использования ресурсов аппаратного обеспечения. HDL Coder обеспечивает прослеживаемость между моделью Simulink и сгенерированным кодом Verilog и VHDL, позволяя проверять код для высокоинтегрированных приложений, соответствующих DO-254 и другим стандартам.
генерация HDL-кода
Разрабатывайте и проверяйте аппаратные проекты на высоком уровне абстракции и автоматически генерируйте синтезируемый RTL код для целевых FPGA, ASIC или SoC устройств.
---