Программное обеспечение моделирования HyperLynx

для разработки печатных платдля разработки3D-моделирования

Краткое описание HyperLynx — интегрированный пакет ПО для анализа и верификации PCB, охватывающий исследование схем, пред‑layout моделирование, проверку после layout и 2D/2.5D/3D электромагнитное моделирование. SI, PI, EM и DRC функции объединены в единые рабочие процессы с возможностью автоматизации и оптимизации.

Основные возможности

• Исследование до layout и определение ограничений для установки производимых правил и выбора стек‑апа
• Анализ целостности сигнала (SI) для общих сигналов, SerDes и интерфейсов DDR с протокольно‑ориентированными проверками
• Анализ целостности питания (PI): DC drop, AC/декуплинг и оценка переходных процессов PDN
• 2D/2.5D/3D EM‑моделирование с full‑wave и гибридными решателями для высокоточной EM‑аналитики
• Автоматическая проверка правил проектирования (DRC) и извлечение топологии после layout для крупных проектов
• Analog/Mixed‑Signal (AMS) SPICE‑моделирование и мультидоменное сопряжение
• Автоматические оптимизаторы: параметрические переборы, экспертное исследование, методы отклика поверхности

Семейство продуктов / Применения

• HyperLynx Signal Integrity (HL‑SI)
• HyperLynx Power Integrity (HL‑PI)
• HyperLynx Advanced Solvers (3D EM)
• HyperLynx Design Rule Check (HL‑DRC)
• HyperLynx Analog/Mixed‑Signal (HL‑AMS)
• HyperLynx Schematic Analysis (HL‑SA)
• Z‑Planner Enterprise (планирование стек‑апа и библиотека материалов)

Ключевые функции

• Интегрированная среда SI/PI/EM/DRC с бесшовной передачей данных от схемы к layout
• Прогрессивный рабочий процесс верификации: быстрые проверки правил с последующими высокоточным моделированием
• Протокольно‑ориентированные проверки соответствия и анализ каналов, специфичных для поставщика (DDR, SerDes)
• Пакетная обработка и автоматизация для крупных многоканальных дизайнов
• Масштабируемость от начинающих до экспертов с готовыми workflow и расширенными опциями решателей

Типичные сценарии использования

• Ранняя проверка схем для выявления ошибок проводки и соединений
• Предварительное моделирование и планирование стек‑апа для задания производимых ограничений
• Подпись (sign‑off) после layout для SI/PI/EMC и соответствия требованиям на крупных многоканальных платах
• Автоматический анализ последовательных каналов с отчетностью PASS/FAIL и оценкой запасов прочности
• Оптимизация PDN и настройка сетей декуплинга для удовлетворения требований к переходным токам

Характеристики / технические спецификации

• Поддерживаемые анализы: SI (временная/частотная области), PI (DC/AC/переходные процессы), AMS (SPICE), EM 2D/2.5D/3D
• Покрытие протоколов: поддержка семейств DDRx и более 250 вариантов последовательных протоколов
• Оптимизация: параметрические переборы, экспертные правила, методы отклика поверхности
• Интеграция процессов: схема → layout → верификация, автоматическое извлечение топологии
• Планирование стек‑апа: Z‑Planner Enterprise с библиотекой материалов, учетом шероховатости меди и моделированием потерь