Программное обеспечение для разработки Simulink Design Verifier™

для диагностикидля проверки

Simulink Design Verifier™ использует формальные методы для выявления скрытых ошибок проектирования в моделях. Он обнаруживает блоки в модели, которые приводят к целочисленному переполнению, мертвой логике, нарушениям доступа к массивам и делению на ноль. Он может формально проверить соответствие проектирования функциональным требованиям. Для каждой проектной ошибки или нарушения требований он генерирует тестовый пример моделирования для отладки. Simulink Design Verifier генерирует тестовые кейсы для покрытия модели и индивидуальных целей для расширения существующих тестовых кейсов, основанных на требованиях. Эти тестовые примеры приводят модель в соответствие с условиями, решениями, модифицированными условиями/решениями (MCDC) и пользовательскими целями покрытия. В дополнение к целям покрытия, вы можете указать пользовательские цели тестирования для автоматической генерации тестов на основе требований. Поддержка отраслевых стандартов доступна через Комплект для сертификации IEC (для ISO 26262 и IEC 61508) и Комплект для квалификации DO (для DO-178 и DO-254). Обнаружение ошибок при проектировании Узнайте об ошибках проектирования в модели перед моделированием, включая ошибки во время выполнения, диагностические ошибки и мертвую логику.