Микросхема ПЛИС PCI Express 100996A1

Этот продукт опционные добавляет на доске PCIed, PCIem товарища, досках PCIe. Это порекомендовано в те случаи где местное C.P.U. (например сердечник NIOSII) необходимо для улучшать представления системы, как время реакции на сигнал прерывания или предназначенное препроцессирование. Обработчик NIOSII могл побежать до тактовой частоты 200MHz, используя потребителя - определенные инструкции позволяющ потребителю достигнуть очень высоких эффективностей в преданных применениях. Furthermore, множественное NIOS (до 4 сердечника) можно instantiated на FPGA. Для уменьшения числа штырей I/O Fpga требуемые, что позволила пользе доск J2 предпринимательств FPGA GEB, доска SRAM была конструирована с частично переданным по мултиплексу интерфейсом адреса/данных. Для того чтобы помочь клиенту использовать его на ей конструкции предпринимательство GEB делают имеющеся параметрический регулятор MSRAM IP можно использовать для того чтобы взаимодействовать модуль SRAM к шине Avalon. Он содержит логику необходимо для того чтобы разделить биты шины 32 Avalon цикл в одном посылает цикл адреса (когда свое необходимое) и 2 цикла данных. IP MSRAM могл портняжничать цикл шины приурочивая к скорости шины во время составления.