Микросхема ПЛИС Мини PCIe XUP-VV8

с процессором вход/выход

XUP-VV8 Плата PCIe FPGA с Xilinx VU13P Имея Quad QSFP-DD для 8x 100G Особенности Четыре QSFP-DD для 8x 100GbE Воздушное или жидкостное охлаждение До 3,8 Мб логических ячеек и 455 Мб встроенной оперативной памяти Обзор Модель XUP-VV8 оснащена большой ПЛИС Xilinx FPGA в 3/4-длинной PCIe-плате с QSFP-DD (двойной плотностью) клетками для обеспечения максимальной плотности портов. Используя Virtex UltraScale+ VU13P или VU9P FPGA, плата поддерживает до 8x 100GbE или 32x 10/25GbE. ПЛИС обеспечивает большие логические ресурсы и ресурсы памяти - до 3,8 Мб логических ячеек и 455 Мб встроенной памяти. Плата также обеспечивает очиститель джиттера для поддержки синхронной сети ethernet. Плата может быть сконфигурирована как единая ширина для пользователей, которым не нужна внешняя память на DIMM. Технические характеристики платы ППВД Virtex UltraScale+ VU9P или VU13P в корпусе D2104 Степень сердечной скорости - 2 Свяжитесь с BittWare для других опций ПЛИС Бортовой Flash Флэш-память для загрузки FPGA Внешняя память 4 DIMM-сайта, каждый из которых поддерживает: До 128 Гбайт DDR4 x72 с ECC До 576 Мбит двойной QDR-II+ x18 (2 независимых 288 Мбит банка) Главный интерфейс интерфейс x16 Gen3 непосредственно к ППВМ порты USB Micro USB: доступ к BMC, FPGA JTAG и FPGA UART Штемпель времени 1 PPS вход и 10MHz вход часов OCuLink 2 OCuLink на заднем крае, каждый из которых подключен к FPGA через 4x GTY трансиверы клетки КСФП 4 клетки QSFP-DD на передней панели Каждый из них поддерживает 2x 100GbE, 2x 40GbE, 8x 25GbE или 8x 10GbE Очиститель джиттера для восстановления синхронизации по сети Контролер Совета директоров Мониторинг напряжения, тока, температуры Последовательность мощности и сброс Модернизация на местах конфигурация и управление ПЛИС