Плата контроллера FPGA S-TEST UTB

LVDS

Универсальная плата для эффективного тестирования цифровых датчиков на системном уровне (SLT), тестирования характеристик датчиков или финальных испытаний при серийном производстве датчиков. Избранные данные Диапазон напряжения питания: -2 В...+20 (25)1) В Ток питания: до ±50 (20)1) мА/источник 12.разрешение по времени 5 нс Регулировка скорости нарастания (1 В/мкс...8,3 В/мс) Характеристики Быстродействующая ПЛИС для IP-ядер FW и хост-интерфейса Поддержка SPI, I²C, JTAG, SENT, PSI5, CAN-FD2), LIN, ZACwire™ 16 свободно программируемых выводов ввода-вывода 4 независимых источника питания Функции внешнего триггера Быстрый интерфейс LVDS для объединительной платы Специальный функциональный интерфейс для расширения пользовательского оборудования